项目介绍

进行一个以32位RISC CPU为核心的开放式计算机系统设计,包括32位 RISC CPU的系统结构设计、模块设计、逻辑设计,C模拟器编写,I/O接口和配套外设,linux操作系统内核修改,bios设计,软硬件调试环境的建立、FPGA验证,实现一个可以在实际环境中使用的完整的计算机系统,最终所有的技术文档和源码都会以共享的方式在网上公布,由于这是一个开源的CPU设计,所以我们把它命名为OpenCPU。

最终成果包括四部分:
  一、用verilog硬件描述语言描述的RTL级CPU逻辑,包括FPGA、存储器、外部设备和调试电路的开发板;

  二、用C语言描述的C模拟器,包括CPU的内部逻辑、存储器、外设和主机的接口,整个C模拟器与硬件设计完全对应,精确到信号级;
  三、可以在OpenCPU上运行的linux操作系统源码,在MIPS版linux内核上做了一定修改;

  四、关于上述三部分的公开技术文档,。

系统开发中的核心为32位RISC CPU的设计,涉及到了现代通用CPU的主流设计技术,基于RISC体系结构,与MIPS Ⅲ指令集兼容。主要技术有乱序执行、动态五级流水线、两位分支预测器、多级存储结构(4K数据Cache、4K指令Cache)、存储管理部件--48路全相联TLB、符合MIPS R4000型处理器规范的系统接口,在该芯片构建的系统上可以运行当今主流的多用户多线程带存储管理的操作系统,比如高版本的Linux 2.4.81。

其他配套的工作包括外部输入输出接口、存储器和FPGA开发板、调试工具等的设计,硬件设计工作是设计制作支持CPU运行的带存储器、UART和调试接口的电路板,软件部分则是编写用C语言模拟RAM、ROM、UART等外设的代码。